Entradas digitales.

Durante un proceso industrial, también se encuentran procesos o situaciones en las cuales se ven implicados procesos o dispositivos que hacen el uso de variables de forma digital, tales como los pueden ser sensores u otros elementos. El reto en esta etapa de nuestro proyecto corresponde a que nuestra RTU en diseño tenga la capacidad de adquirir y procesar estas señales digitales. Además, se espera que este procesamiento venga de la mano con la protección a los estándares antes mencionados y posteriormente se implemente una entrada digital eficiente.

Para estas entradas digitales, se debe tener en cuenta lo establecido en el alcance del proyecto; es decir, se tendrán 4 entradas digitales, las cuales van a operar en el rango de los 0-24 [V]. Para lograr este cometido, se va a tener en cuenta la referencia dada, en la nota de aplicación de TIDA-01508 de Texas Instruments.

[TIDA-01508 reference design | TI.com](https://www.ti.com/tool/TIDA-01508)

TIDA-01508.

Este diseño corresponde a un módulo de entradas digitales aisladas, que cuenta con 16 entradas digitales aisladas capacitivamente mediante el aislador ISO 1211. Este dispositivo tiene algunas características muy particulares las cuales se plasman en la Tabla 1.

|  |  |
| --- | --- |
| Nombre | TIDA-01508. |
| Data rate | Hasta 200 kbit por canal |
| Consumo potencia | < 1 W entre los 16 canales |
| Entradas | 16 entradas digitales |
| Cumplimiento estándares | IEC 61000-4-2 ESD |
| IEC 61000-4-4 EFT |
| IEC 61000-4-5 Surge |
| Comunicación | SPI Serial |
| Límite señal en bajo | 12.5 [V] |
| Límite señal en alto | 13.65 [V] |

Tabla 1. Características diseño TIDA-01508.

Este dispositivo es un dispositivo ideal para la adquisición de datos digitales orientado hacia la aplicación hacía la cual lo buscamos. Para realizar la implementación deseada se debe tener en cuenta que nuestro dispositivo a implementar debe contar con las características presentadas en la Tabla 2.

|  |  |
| --- | --- |
| Nombre | DI-004 |
| Voltaje de entrada | 0- 24 [V] |
| Entradas | 4 entradas digitales |
| Comunicación | Serial SPI |
| Cumplimiento estándares | IEC 61000-4-2 ESD |
| IEC 61000-4-4 EFT |
| IEC 61000-4-5 Surge |

Tabla 2. Características deseadas del dispositivo a implementar.

Debido al tipo de aplicación hacía el cual va orientado nuestro dispositivo, las características como la velocidad de datos, el tiempo de propagación, entre otros no son esenciales, por lo cual pasan a un plano secundario y no son mayor relevancia.

Finalmente, en la Figura 1, se presenta el diagrama de bloques del TIDA-01508, el cual será nuestra referencia principal para la adquisición de nuestras entradas digitales. Cabe aclarar que se harán algunos cambios importantes en etapas de protección y de comunicación del dispositivo para ajustarlo a la aplicación para el cual es requerido en nuestro proyecto.

Como se puede observar en la Figura 1, el dispositivo cuenta 4 etapas, como lo son: la entrada, la protección, el aislamiento y conversión de los datos a comunicación serial o paralelo (ISO 121x). En la Figura 1 se usó salida en paralelo, para posteriormente mediante dos registros (SN74LV165). Finalmente se presenta el Launchpad, el cual en nuestro caso será nuestro módulo de microprocesamiento.

Este dispositivo es un dispositivo de referencia debido a que en este proyecto solo son necesarias 4 entradas digitales, es decir, se puede hacer uso de 2 aisladores de entradas digitales ISO1212 o 4 aisladores de entradas digitales ISO1211. También se tiene en cuenta que en la etapa de protección se agregaron algunos elementos, para remontarnos a la forma de protección en la cual veníamos trabajando en las entradas analógicas.




Figura 1. Diagrama de bloques TIDA-01508

Con todo lo mencionado con anterioridad, nos disponemos a diseñar nuestras entradas digitales con todas las consideraciones y algunas de las que veníamos mencionando con anterioridad.

Etapa de protección.

Para esta etapa vamos a dar uso de algunos de los elementos los cuales veníamos usando con anterioridad, tales como lo son: Diodo TVS, capacitor para disipación de corriente, y resistencia (Pulse Withstanding Resistor). En la Figura 2, se presenta el esquemático de la etapa de protección para poder detallar cada uno de sus elementos.



Figura 2. Esquemático etapa de protección.

1. **Pulse Withstanding Resistor: R40**

|  |  |
| --- | --- |
| **Nombre** | CRCW20102K40JNEF |
| **Valor** | 2.4 |
| **Tolerancia** | 5% |
| **Tipo** | Pulse withstanding resistor |
| **Potencia** | 750 mW |
| **Temperatura** | -55 °C a 155 °C |
| **Precio** | $ 0.33 USD |
| **Datasheet** | [dcrcwe3-1762152.pdf (mouser.com)](https://www.mouser.com/datasheet/2/427/dcrcwe3-1762152.pdf) |

Tabla 3. Características de la **Pulse Withstanding Resistor** seleccionado.

**Criterio de selección:** tomando como referencia el diseñado mencionado con anterioridad, es decir, el TIDA-01508 se menciona con gran importancia y con el fin de cumplir el estándar **IEC 61131-2,** se establece el cálculo de las resistencias y . La resistencia controla el voltaje a la entrada del dispositivo aislador a usar y la resistencia controla la corriente que va a transcurrir a través del módulo de entradas digitales. Para cumplir con el requerimiento que sugiere el estándar mencionado con anterioridad, las resistencias se deben calcular teniendo en cuenta el dispositivo de recepción de la señal digital, sea este aislado o no, por lo cual, en esta parte solo se mencionará el valor y las características de la resistencia.

El documento referenciado, menciona el uso de una resistencia para normal, es decir, no menciona que tipo de resistencia es. Para continuar con la tendencia que se ha llevado a cabo durante este proyecto, es decir, la protección de las entradas, se usará una resistencia del tipo Pulse withstanding resistor, para garantizar un funcionamiento ante los posibles transitorios que puedan ocurrir de manera esporádica en el circuito planteado.

1. **Diodo TVS (D10):** como ya fue presentado y usado en situaciones anteriores en este proyecto, este dispositivo continúa siendo el dispositivo por excelencia para la disipación de corrientes que se puedan presentar en el sistema. El diseño referenciado con anterioridad hace uso del diodo TVS3300 del fabricante Texas Instruments. Debido a que en este proyecto desde su etapa inicial se trabajó con diodos TVS fabricados por LittleFuse, se decidió mantener dicha tendencia, es decir, no hacer uso del diodo que sugiere Texas Instruments en el diseño referenciado, si no, usar un dispositivo el cual presente sus principales características de voltaje y corriente similares, por no decir iguales al que presenta el diseño. Este dispositivo es el SMBJ30CA. En la Tabla 4 se mencionan sus principales características.

|  |  |
| --- | --- |
| **Nombre** | SMBJ30CA |
|  | 30 V |
|  | 33.3 – 36.8 V |
|  | 48.8 V |
| **Precio** | $ 0.36 USD |
| **Datasheet** | [Littelfuse\_TVS\_Diode\_SMBJ\_Datasheet\_pdf-1108540.pdf (mouser.com)](https://www.mouser.com/datasheet/2/240/Littelfuse_TVS_Diode_SMBJ_Datasheet_pdf-1108540.pdf) |

Tabla 4. Caracterización diodo TVS SMBJ30CA.

**Criterio de selección**: debido a que el diseño que se referencia con anterioridad sugiere que el cumple con los estándares IEC 61000-4-2 nivel 3, IEC 61000-4-4 nivel 4 y IEC 61000-4-5 nivel 3, se infiere que los dispositivos seleccionados y presentados por el fabricante cumple a cabalidad con el soporte para las formas de onda y las pruebas que estos estándares mencionan. Por lo cual, para esta etapa del diseño no se realizan simulaciones ni cálculos matemáticos para justificar la selección de este diodo TVS.

1. **Varistor (RV1):** este dispositivo fue seleccionado como una ayuda extra para el diodo TVS y su proceso de disipación de corriente, con el fin, de apoyar al diodo TVS en caso de falla o lentitud en el proceso de disipación de corriente. En el diseño de las entradas analógicas se usó un capacitor que soportara unas cantidades de energía considerables teniendo en cuenta las simulaciones presentadas. Por lo anterior mencionado, en la Tabla 5 se presenta el varistor seleccionado en esta ocasión y sus características.

|  |  |
| --- | --- |
| **Nombre** | CGA0603MLA-31900E |
|  | 25 V |
|  | 31 V |
|  | 71 V |
| **Precio** | $ 0.4 USD |
| **Datasheet** | [ChipGuard® Automotive MLA Series Varistor ESD Clamp Protectors (mouser.com)](https://www.mouser.com/datasheet/2/54/CGA_MLA-1313441.pdf) |

Tabla 5. Caracterización Varistor seleccionado.

**Criterio de selección**: Con el fin de no alterar el funcionamiento del circuito del diseño referenciado, que ya cumple, como el fabricante lo menciona con los estándares que son de nuestro interés, se decidió hacer uso de un varistor y no de un capacitor como se venía haciendo, además, de usar el mismo varistor que el fabricante hace uso en su diseño. Esto implica que el diseño actual no presenta grandes alteraciones sobre el cual propone el fabricante.

1. **Capacitor (C23):** el fin de este capacitor es servir de apoyo para la protección del circuito de entrada ante posibles, se coloca como sugerencia del fabricante del dispositivo que aísla las entradas digitales (será presentado más adelante). La Tabla 6 presenta las principales características de dicho capacitor.

|  |  |
| --- | --- |
| **Nombre** | CC0603JPX7R9BB103 |
| **Valor** | 10 nF |
| **Tolerancia** | 5% |
| **VDC** | 50 V |
| **Precio** | $ 0.10 USD |
| **Datasheet** | [CC0603JPX7R9BB103 YAGEO | Capacitors | DigiKey](https://www.digikey.com/en/products/detail/yageo/CC0603JPX7R9BB103/11490710) |

Tabla 6. Caracterización capacitor seleccionado.

1. **Resistencia ():** esta resistencia esta propuesta por el fabricante con el objetivo de limitar el paso de corriente a través de la entrada digital, esto con el fin de cumplir con el estándar **IEC 61131-2,** que fue presentado ya con anterioridad. En la Tabla 7 se presenta la caracterización del actual dispositivo.

|  |  |
| --- | --- |
| Nombre | RMCF2512FT562R |
| Valor |  |
| Tolerancia | 1% |
| Tipo | Resistencia convencional |
| Potencia | 1 W |
| Temperatura | -55 °C a 155 °C |
| Precio | $ 0.35 USD |

Tabla 7. Caracterización resistencia .

**Criterio de selección:** esta resistencia fue seleccionada junto con su valor por el fabricante para cumplir con el estándar **IEC 61131-2,** el modo por el cual fue seleccionado su valor y características será demostrado en la siguiente sección cuando se presente el dispositivo que se encarga de aislar las entradas digitales.

[Why isolated digital inputs are replacing optocouplers in up to 300V systems (powerelectronictips.com)](https://www.powerelectronictips.com/why-isolated-digital-inputs-replacing-optocouplers-up-to-300v-systems-tag31/)

1. **Receptor de entradas digitales aislado (ISO1211):** durante muchos años los optoacopladores fueron los dispositivos usados por excelencia para la recepción de señales digitales con el fin de evitar el paso de corriente no deseadas en los modules de recepción de señales. Durante décadas la recepción de señales, en este caso, digitales, fue dado por optoacopladores o foto-acopladores, pero teniendo unos importantes atenuantes, los cuales partían desde los grandes tiempos de retardo, grandes consumos de energía y muy importante en nuestra aplicación operar en ambientes hostiles.

Como consecuencia de dichas limitaciones se buscó implementar un dispositivo el cual pueda mitigar algunas de estos atenuantes, tratando de imitar al ya mencionado optoacoplador. Además, de eliminar dichas limitaciones logra dar un beneficio extra el cual implica el extender su rango de acción de voltaje en unos cuantos centenares de voltios. Como ya fue expuesto con anterioridad en la presentación de dispositivos a usar en este proyecto, el uso de un módulo de entrada digitales aislado se hace imprescindible junto con los dispositivos de protección ya mencionados, para crear un módulo de entradas aisladas el cual, presente protección contra efectos transitorios como lo son las ESD, EFT y Surge. Además, de cumplir con el estándar **IEC 61131-2,** orientado a los módulos de PLC, y sus respectivos periféricos. A continuación, en la Tabla 8, se muestra las principales características del circuito integrado.

|  |  |
| --- | --- |
| Nombre | ISO1211 |
| Fabricante | Texas Instruments |
| Estándares | Diseñado para cumplir con **IEC 61131-2** |
| Comunicación | Serial SPI |
| Alimentación | 2.25 – 5.5 [V] |
| Data rate | Hasta 4 Mbps |
| Tipo aislamiento | Capacitivo |



Tabla 8. Características principales ISO1211.

[ISO121x Isolated 24-V to 60-V Digital Input Receivers for Digital Input Modules datasheet (Rev. F) (ti.com)](https://www.ti.com/lit/ds/symlink/iso1211.pdf?ts=1678552273938&ref_url=https%253A%252F%252Fwww.google.com%252F#:~:text=The%20ISO1211%20device%20is%20ideal,for%20multichannel%20space%2Dconstrained%20designs.)

Este dispositivo, usa las resistencias mencionadas con anterioridad ( y ) para poder cumplir con el estándar **IEC 61131-2,** que busca limitar las corrientes de entrada al módulo y establecer los márgenes de voltaje de detección del sistema.

**Criterio de selección:** este dispositivo es una de las 2 alternativas que presenta Texas Instruments para aislar las entradas digitales (ISO1211 e ISO1212), donde cada uno tiene sus ventajas. ISO1211 es un dispositivo receptor de entradas digitales para 1 entrada, como se muestra en la *Figura 3a*, es decir, dado el caso actual, el cual se necesita 4 entradas digitales, se debe usar 4 dispositivos ISO1211. El módulo de entradas digitales aisladas ISO1212, es un dispositivo que cuenta con 2 entradas como se muestra en la Figura 2b, para el caso actual, con 2 módulos sería suficiente para cubrir con el requerimiento de 4 entradas en general.

Figura 3. a) Esquemático ISO1211. b) Esquemático ISO1212.



La decisión que llevó a seleccionar el ISO1211 por encima del ISO1212 es que el primero brinda un aislamiento de canal a canal. Esto implica que cada entrada digital y sus corrientes serían independientes de las otras, esto es importante debido a que cada entrada proviene de diferentes dispositivos. Ahora, ya conociendo el dispositivo a usar, se

debe establecer el valor de las resistencias y , con el fin de cumplir con el estándar **IEC 61131-2.**

*Tabla 9. Estándar para los rangos de operación de las entradas digitales*

A picture containing table

Description automatically generatedEl estándar **IEC 61131-2** nos indica para entradas digitales de 24 [V] existen 3 niveles, tanto para los márgenes de voltaje, como para límites de corriente, dados por la *Tabla 9*.

El fabricante sugiere que se haga uso del nivel 1 del estándar. Es decir, como se puede observar en la *Tabla 9*, la corriente que se ve a través de la entrada digital puede variar entre los 2 [mA] y los 15 [mA], donde el fabricante sugiere seleccionar una resistencia del valor adecuado para que la corriente que recorra el lazo sea de 2.25 [mA].

La ecuación (1) nos indica el límite de corriente del sistema a la entrada. Conociendo que dicha corriente para tipo 1 y 3, típicamente es de 2 [mA] y para tipo 2 de [6 mA] según lo indica la *Tabla 9*. Como se menciona con anterioridad el fabricante se acogió a soportar el nivel 1 del estándar de consumo de corriente. Según lo mencionado, la ecuación 2 nos índica el valor de la resistencia adecuado para cumplir con dicho estándar.

Conociendo este valor de dicha resistencia, el fabricante presenta el concepto para calcular la resistencia mediante las 3 y 4. Se debe tener en cuenta que esta resistencia se obtiene a partir de establecer los valores límites de los estados 0 y 1. Según la *Tabla 9* el valor límite adecuado para la señal en alto (1 lógico) corresponde a 15 [V]. Según la ecuación 3, el valor de la resistencia adecuado sería , pero teniendo en cuenta que el voltaje de umbral máximo y mínimo están sujeto a variaciones según lo indica la hoja de datos del ISO1211 en la Tabla 10, además se menciona el uso de resistencias con tolerancia desde el 1 % hasta el 5%, por lo cual el fabricante sugiere un uso de una resistencia de , para mantenerse dentro de los márgenes.

3

4

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **PARAMETROS** | **CONDICIONES DE PRUEBA** | **MIN [V]** | **TYP [V]** | **MAX [V]** |
| **TRANSICIÓN DEL VOLTAJE DE UMBRAL** |  |  |  |  |
| VIL | , | 6.5 | 7 |  |
| , | 8.7 | 9.2 |  |
| , | 15.2 | 15.8 |  |
| VH | , |  | 8.2 | 8.55 |
| , |  | 10.4 | 10.95 |
| , |  | 17 | 18.25 |
| VHYS | , |  | 1.2 |  |
| , |  | 1 .2 |  |
| , |  | 1.2 |  |

Tabla 10. Características eléctricas en DC para los estados en bajo y alto.

El texto del fabricante del receptor ISO1211, menciona que, para obtener valores diferentes a los mencionados en la hoja de datos, se puede realizar una interpolación lineal. De allí y variando los voltajes entre los mínimos, máximos y típicos se puede obtener que el valor seleccionado por el fabricante está dentro del rango esperado.

A partir de las 3 y 4 y haciendo uso de las resistencias seleccionadas, es decir, , **,** se calcula los umbrales de los voltajes en estados de bajo y alto, como lo presenta la Tabla 11.

|  |  |  |
| --- | --- | --- |
| **Voltaje** | **Resistencia** | **Valor** |
|  | , | 13.65 [V] |
|  | 12.5 [V] |

Tabla 11. Umbrales de voltaje a la entrada del ISO1211.

En esta etapa del diseño ya el sistema ha podido obtener las entradas digitales correspondientes o disipado los transitorios que puedan causar daño el sistema según sea el caso. En la Figura 4 se presenta el esquemático en las entradas digitales justo antes de realizar conexión con el microcontrolador, para poder detallar el funcionamiento de algunos dispositivos aún no presentados.



Figura 4. Esquemático entradas digitales.

Para el entendimiento total de las conexiones realizadas hacía el dispositivo ISO1211 el lector de este texto se puede remitir a la guía de diseño del módulo TIDA-01508.

Registro de turno (SN74LV165A).

Teniendo en cuenta que se tienen 4 entradas digitales, se debe establecer como se va a transportar la información hacía el procesador. Para ello se ha seleccionado el dispositivo SN74LV165A, el cual consiste en un dispositivo de ***entrada paralela-salida serie*** el cual consiste en un registro el cual tiene la capacidad que recibir 8 entradas a la vez y seleccionarlas de modo que cada ciclo de reloj aparezca cada una de estas entradas a la salida. En la tabla se presentan las principales características de este elemento.

|  |  |
| --- | --- |
| Nombre | SN74LV165A |
| Tipo de entrada | Paralela |
| Tipo de salida | Serie |
| Número de entradas | 8 entradas |
| Comunicación | Serial SPI |
| Voltaje de alimentación | 2 - 5.5 [V] |
| Comunicación | SPI Serial |
| Hoja de datos | [SN74LV165A data sheet, product information and support | TI.com](https://www.ti.com/product/SN74LV165A) |

Cuando este dispositivo se encuentra activado mediante una señal de reloj, los datos a las entradas del dispositivo se verán reflejados de manera serial en la salida , la cual se muestra en la Figura 5.

Diagram, engineering drawing

Description automatically generated

Figura 5. Diagrama de bloques del SN74LV165A.

El dispositivo cuenta con una entrada la cual se encarga de inhabilitar el circuito mientras esta esté en estado **ALTO,** y un pulso en bajo sobre la entrada , le indica el circuito integrado, que van a ser cargados valores a las entradas. En la tabla se observa el funcionamiento de cada uno de los pines del circuito integrado.

|  |  |  |  |
| --- | --- | --- | --- |
| Pin | | Tipo | Descripción |
| Nombre | N° |
| A | 11 | I | Serial input A |
| B | 12 | I | Serial input B |
| C | 13 | I | Serial input C |
| CLK | 2 | I | Señal reloj |
| CLK INH | 15 | I | Señal reloj |
| D | 14 | I | Serial input D |
| E | 3 | I | Serial input E |
| F | 4 | I | Serial input F |
| G | 5 | I | Serial input G |
| GND | 8 | G | Pin de tierra |
| H | 6 | I | Serial input H |
|  | 7 | O | Salida serie negada |
|  | 9 | O | Salida serie |
|  | 1 | I | Carga de entradas |
| SER | 10 | I | Entrada serial (en casa de tenerla) |
| VCC | 16 | P | Pin de energía |
| PAD | | - | Pad térmico |

Tabla 12. Pines del del SN74LV165A.

Teniendo en cuenta que las entradas digitales planteadas son 4, además, que el diseño del fabricante difiere del número de entradas del nuestro, en la Figura 4 se observa que cada entrada digital, se replica 2 veces, es decir, se conecta en dos entradas seguidas del registro. Esto debido a que después de una exhaustiva investigación, no se encontró un registro de 4 bits que realizará un trabajo similar teniendo en cuenta las tecnologías de comunicación que se usan en la actualidad y con la cual se está planteando la comunicación de algunos periféricos (Serial SPI). Para que el funcionamiento del diseño no se vea alterado y al cada entrada estar conectado en 2 oportunidades al registro, en una etapa posterior al actual proyecto, es decir, cuando se vaya a programar el software de nuestra RTU, se debe tener en cuenta que la lectura de datos se debe realizar cada 2 ciclos de reloj y no cada (1) ciclo. En la Figura 6 se plantea el funcionamiento normal de este dispositivo para tener un panorama más claro.

A picture containing diagram

Description automatically generated

Figura 6. Ejemplo de funcionamiento normal del circuito integrado SN74LV165A.

Finalmente, este dispositivo usa conexión de datos serial mediante el protocolo SPI, el cual en la tabla se muestra como se debe realizar la conexión SPI con un microcontrolador y lo cual se ve plasmado en la Figura 4.

Graphical user interface, text, application

Description automatically generated

Tabla 13. Conexiones entre el registro SN74LV165A y el microcontrolador haciendo uso de SPI serial.

Finalmente, para más detalles de las conexiones realizadas en la Figura 4, el lector de este libro se puede remitir a los archivos de diseño del módulo usado como referencia para esta etapa del proyecto.

Cumplimiento de los estándares.

* IEC 61000-4-2: este diseño como lo sugiere el fabricante está diseñado para soportar transitorios correspondientes a ESD en el rango de los +/- 6 [kV], el cual corresponde al nivel 3 de protección en contacto directo. El fabricante no realiza referencia a nivel que se tuvo en cuenta para la descarga por aire. Este valor se ve reflejado en la Tabla 14, extraída de la guía de diseño del módulo TIDA-01508.
* IEC 61000-4-4: este estándar hace referencia como ya fue mencionado con anterioridad hace referencia a las descargar realizadas mediante EFT (Electrical Fast Transients), donde el diseño planteado por el fabricante y el cual se siguió con bastante similitud sugiere que el sistema está protegido ante descargas de +/- 4[kV], sobrepasando el nivel 4 que corresponde a entrada y salidas de señal. Este nivel protección corresponde al nivel 4 para protección a líneas de energía. La Tabla 14 refleja dicha protección la cual es brindada además de las resistencias , por el diodo TVS y el Varistor seleccionados.
* IEC 61000-4-5: como ya fue mencionado con anterioridad en este texto, este estándar sugiere las formas de onda y pruebas correspondientes para prevenir el daño ante eventos de sobretensiones (Surge). En esta ocasión, este sistema fue diseñado para proteger las entradas ante niveles de voltaje de +/- 1 [kV], como lo muestra la Tabla 14 en su tipo 1.
* IEC 61131-2: como ya fue mencionado previamente, este estándar hace referencia a los requerimientos necesarios para las entradas y dispositivos periféricos que se conectan a un PLC (Programmable Logic Controller). Este esta etapa del proyecto, se usó la sugerencia que realiza el estándar hacía las entradas digitales de 24 [V] como se muestra en la *Tabla 9*. Para cumplir con este estándar se usó las resistencias , a las entradas del circuito integrado ISO1211. Esto con el objetivo de limitar la corriente a través del sistema mediante el uso de la resistencia y limitar los voltajes de detección de los estados ALTO (1 lógico) y BAJO (0 lógico), mediante el uso de la resistencia . Finalmente, el cumplimiento de este estándar la demuestran la corriente dada por la *Ecuación ,* y los voltajes dados por las *Ecuaciones 3 y 4.*

Table

Description automatically generated

Tabla 14. Niveles de protección del sistema según el tipo del estándar IEC 61131-2.